(1) 日本国特許庁(JP)

①特許出願公開

## ®公開特許公報(A)

昭63-15472

@Int.Cl.4

識別記号

**广内整理番号** 

④公開 昭和63年(1988)1月22日

29/78 27/12 H 01 L

Z-8422-5F 7514-5F 3 1 1

審査請求 未請求 発明の数 1 (全4頁)

神奈川県横浜市緑区荏田南2-17-8-201

神奈川県横浜市緑区荏田南2-17-8-206

神奈川県横浜市緑区荏田南2-17-8-202

神奈川県横浜市緑区荏田南2-17-8-303

東京都目黒区中目黒2丁目9番13号

薄膜トランジスタの製造方法 の発明の名称

願 昭61-159399 ②特

昭61(1986)7月7日 願 露出 神奈川県川崎市麻生区虹ケ丘2-3-2-702

慎 城 今 明 渚 ②発 次 善 田 飯 老 眀 怨発 雅広 佐々木 明 母発 者 明 ⑦発

夫 康 甲 都

静一郎 小 林 者 眀 ₿発 顖 の出

スタンレー電気株式会

社 弁理士 平山 — 坴

外1名

92

1. 発明の名称

{

%代理人

彈膜トランジスタの製造方法

- 2. 特許請求の範囲
  - ゲート電極を形成した透明絶縁基板上に、 プラズマ C V D 法、スパッタ又は落着等によ りゲート絶縁膜、a‐Si腐、 n⁺a‐Si 暦とソ - ス電極及びドレイン電極となるべき電極材 料を成膜し、統いてフォトリソグラフィー法 によりソース電極及びドレイン電極をパター ニングした後、該電極をマスクとしてドライ プロセスにより表示部における n°a-Si 階及 びa-Si 潛を除去し、次に表示部電極となる べき透明な極材料をスパッタ又は落着等によ り成膜し、フォトリソグラフィー法により裏 示部電極とソース電極及びドレイン電極のチ + ンネル館をエッチング除去した後、チャン ネル邸で我出している nt a -Si 暦をドライブ ロセスにより除去し、最後にプラズマ C V D **法により表面保護膜を形成することを特徴と**

する、薄膜トランジスタの製造方法。

- (2) 前記ゲート絶縁膜, a-Si 層. n<sup>+</sup>a-Si 層 とソース電極及びドレイン電極となるべき電 権材料が、蠟次に真空を破ることなく成膜さ れ且つエッチング除去されることを特徴とす る、特許請求の範囲第1項に記載の薄膜トラ ンジスタの製造方法。
- 前記ソース電極及びドレイン電極と表示部 電極のチャンネル部が、1回のフォトリソグ ラフィー法によりエッチング除去されること を特徴とする、特許請求の範囲第1項または 第2項に記載の薄膜トランジスタの製造方法。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜トランジスタの製造方法に関す るものである。

(従来の技術及び問題点)

従来、例えばアクティブドットマトリクス液晶 ディスプレイの駆動用として用いられる薄膜トラ ンジスタを製造する場合には、以下のような方法 が用いられている。即ち、先ず、第2図 (A) に 示すように、透明絶縁落板し上に、ゲート唯権 2 となるべき金属をスパッタ又は落着等により成股 したうえでフォトリソグラフィー法によりゲート 電極2を形成する。次に、第2図(B)に示すよ うに、ゲート位板 2 の上に、ブラズマ C V D (Che mical Vapor Deposition) 法等により、ゲート地 緑膜3、アモルファスシリコン(以下a-Si と称 する) 20 4 . n'a-Sì 潜4'を成設し、フォトリソ グラフィー法により所望のパターンを形成する。 さらに、第2図 (C) に示すように、 nº a・Si 層 4′の上に、ソース電極及びドレイン電極となるべ き金属(電極材料) をスパッタ又は落着等により 成膜し、フォトリソグラフィー法によりソース質 極5及びドレイン電極6を形成する。その後、築 2 図 (D) に示すように、表示部となるべき透明 導電膜をスパッタ又は落着等により成腹し、フォ トリソグラフィー法により表示部電極了をパター ニングする。 最後に、 第2図 (E) に示すように ソース電極5とドレイン電極6との間のチャンネ

ける薄膜トランジスタの製造方法によれば、量産 方式として不適であり好ましくなかった。

### (発明の目的)

従って、本発明は、従来要していた薄膜トランジスタの複雑な製造工程を簡略化し、量産に適した薄膜トランジスタを歩留りよく製造する方法を提供することを目的としている。

### (問題点を解決するための手段及び作用)

上記目的は、本発版と、アートでは、スタートでは、スターのは、ないのでは、アートでは、スターのでは、アートをは、アートをは、アートをは、アートをは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートをは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、アートでは、できるが、アートでは、できるが、アートでは、できるが、アートでは、できるが、アートでは、できるが、アートでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アールでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アードでは、アールでは、アー

ル郎の n°a·Si 潜4°を除去して、プラズマCVD 法等により、返面保護股8を形成する。

以上の工程によって、薄膜トランジスタ 9 を製造していた。

しかしながら、上記従来の製造方法においては、 上述したようにフォトリソグラフィー法によるバ ターン形成工程を部合4回も必要とし、従ってフ \*トマスクを4枚使用することになる。このため、 製作に多くの時間を関すると共に、コストが商く なっている。また、チャンネル部の n°a-Si 暦4° がプラズマ中にさらされる回数が多いために、プ ラスマによる n'a - Si 随 4'. a - Si 暦 4 のダメー ジが不可避であり、完成した薄膜トランジスタの 特性が安定しない。さらに、表示部電極7は透明 世極を使用する必要があり、ソース 延極 5 及びド レイン電極6をも同一材料で形成することが考え られているが、液晶ディスプレイの大面積化、微 細化に伴い、透明電極のみによる配線は、抵抗値 及びエッチング性(断線等)の点で問題があり且 つ歩留りが思い。かくして、このような従来にお

本発明の他の特徴は、以下の説明において明らかにされている。

### (実施例)

以下、図面に基づいて本発明の好適な実施例を詳細に説明する。

第1図は、木発明による補膜トランジスタの製造工程を順次示す概略図である。

先ず、第1図(A)に示すように、予め洗浄。 乾燥させたガラス恭版等の透明絶縁基板11上に、 ゲート電極12となるべき金属をスパッタ又は蒸着 等により成版し、第1図(B)に示すように、フ ォトリングラフィー法によりゲート電極12をパタ ーニングする。

次に、第1図(C)に示すように、ゲート電極
12の上に、プラズマCVD法、スパッタ、落著等
により、ゲート絶縁膜13、a・Si 暦14、n・a・Si 暦14、 がなにソース 電極及びドレイン 電極となるべき一層又は二層の金瓜(電極材料)を成膜する。続いて表示部の透過性を良好ならしめるため、第1図(D)に示すように、フォトリソグラフィー法によりソース電極15及びドレイン電極16をバターニングし、さらにこれらの電極15及び16をマ

方式によって、真空を彼らずに成膜され得る。ま セスにより取り除く際(第1図(D)参照)、そ の上に形成されたソース電極15及びドレイン電極 16がマスクとして利用されるので、フォトレジス トのアッシング (O.プラズマ) が不要であり、従 ってフォトレジストの残留物を考慮する必要がな く、特性の安定した薄膜ドランジスタが製造され 得ると共に、ソース電極15及びドレイン電極16の パターエング後、ディップ方式等によりフォトレ ジストの剝離が短時間に行われ得る。さらに、チ + ンネル部の表面がプラズマにさらされる回数が 少なく、従ってプラズマによる nta-Si 眉14° . a - Si 暦 14の ダメージ が少 なく なり、安定した特 性が得られ歩智りが向上する。また、フォトリソ グラフィー法によるパターン形成工程が都合3回 で済み、従ってフォトマスクが3枚でよく、この ため作業時間が短縮されると共に、コストも低波 され得る。その上、ソースラインの下層には、す ペて n'a-Si 暦14°, a-Si 暦14及びゲート絶縁 スクとして表示部における n° a - Si 贋 14′及び a - Si 贋 14をドライプロセスにより収り除く。尚、上記ゲート絶縁膜材料としては、例えば窒化シリコンや故化シリコン等が用いられる。

その後、第1図(E)に示すように、表示部電極17となるべき透明電極材料、例えば酸化インジウム(1.1.0.)等をスパック又は蒸着等により成敗し、さらに第1図(F)に示すように、フォトリソグラフィー法により表示部電極17とソース電極15及びドレイン電極16の不要な部分(チャンネル部等)をエッチング除去してパターニングする。

次いで、第1図(G)に示すように、チャンネル部で露出している n°a-Si 層14'をドライプロセスにより取り除き、最後に、第1図(H)に示すように、プラズマ C V D 法等により表面保護限18を形成する。かくして、本発明による薄膜トランジスタ19が完成する。

この実施例によれば、ゲート絶縁膜13. a-Sl 暦14及び n°a-Si 暦14°と、ソース電極及びドレイン電極15.16 となるべき金属とが、インライン

限13が存在していることから、ゲートラインとの交差部における絶縁性が良好であり且つソースラインの段差が少ないことから、断線等による不良の発生が減少し、歩留りが削上する。

### (発明の効果)

るようにしたから、ソース電板及びドレイン監備 をマスクとして、ドライブロセスにより設示船に おける nra·Si 層及びa·Si 暦を除去するように したことにより、フォトリソグラフィー佐による パターン形成工程が3回になり、従ってフォトマ スクも3枚でよく、従来方式に比して1回分の作 業時間が短縮されると共に、コストが低減され、 また、チャンネル館の nº a - SI 暦. a - SI 暦がプ ラズマ中にさらされる回数が少なく、ブラズマに よる n°a-Si 酒、a-Si 酒のダメージも少なくな り安定した特性が得られ、歩留りが向上する等の 利点がある。その結果、非常に量産に適した薄膜 トランジスタの製造方法が提供され得る。さらに、 ゲート絶縁膜、a-Sl 暦、 nta-Si 暦とソースな 極及びドレイン電極となるべき電極材料が、順次 に真空を破ることなく成膜され且つエッチング除 去され、またソース電極及びドレイン電極と表示 部電極のチャンネル郎が、1回のフォトリソグラ 一法によりエッチング除去されることにより、 工程が簡単になると共に作業時間がさらに短縮さ

れ得る。また、ソースラインの下層には、すべてnna-Si 層及びa-Si 圏とゲート組織膜とがあることから、ゲートラインとの交差部における地様性が良好であり、且つソースラインの段差が少なく、従って断級等による不良の発生が減少し、少割りが向上する等、最産に通しさらに被品ディスプレイの大面積化、微細化にも対応し得る。

4. 図面の簡単な説明

第1図は本発明による薄膜トランジスタの製造 方法の一実施例を示す扱略図である。

第2図は従来の薄膜トランジスタの製造方法を示す概略図である。

11……透明絶縁基板: 12……ゲート電極: 13……ゲート絶縁膜: 14……アモルファスシリコン (a-Si) 問: 14<sup>1</sup> …… n<sup>†</sup>a-Si 層: 15……ソース電極: 16……ドレイン電極: 17……表示部電極: 18……表面保護膜: 19…… 弾膜トランジスタ。

> 特許出願人: スタンレー電気株式会社 代理人: 弁理士 平山 ー 幸 同 : 弁理士 海 津 保 三

# 

# (C) (D) (D) (E) (E) (E) (E) (A) (B)